Планарная технология производства микросхем¶

Планарная технология производства микросхем — способ изготовления полупроводниковых приборов, при котором все элементы структуры (диффузионные области, оксидные слои, металлизация) формируются на одной стороне кремниевой подложки в единой плоскости. Технология была предложена в 1959 году сотрудником компании Fairchild Semiconductor Жаном Эрни, за что в 2000 году он получил Нобелевскую премию по физике. Планарный процесс стал основой для массового производства интегральных схем и до настоящего времени остаётся базовым принципом современной микроэлектроники.

¶Исторические предпосылки

До конца 1950-х годов полупроводниковые приборы изготавливались объёмным (меза-) способом: кристалл обрабатывался с обеих сторон, а переходы формировались травлением и наращиванием. Такие структуры было трудно соединять в схему, а выводы приходилось припаивать вручную. В 1957–1958 годах в Fairchild Semiconductor группа под руководством Роберта Нойса работала над кремниевыми транзисторами, и Жан Эрни предложил использовать защитный слой диоксида кремния (SiO₂), который маскирует участки подложки при диффузии примесей. Это позволило создавать переходы строго в заданных областях и соединять их металлическими дорожками поверх оксида.

¶Основные этапы процесса

Планарная технология включает последовательность повторяющихся операций:

1. Окисление. На поверхности кремниевой пластины выращивается слой SiO₂ толщиной от десятков нанометров до микрометров.
2. Фотолитография. На оксид наносится фоторезист, экспонируется через шаблон (фотомаску) и проявляется; незащищённые участки оксида удаляются травлением.
3. Диффузия или ионная имплантация. В открытые окна вводятся донорные или акцепторные примеси (фосфор, бор, мышьяк), формирующие области n- и p-типа.
4. Металлизация. Наносится слой алюминия (позже — многоуровневая система из меди и барьерных слоёв), который соединяет элементы и образует контактные площадки.
5. Пассивация. Вся структура покрывается защитным слоем, предохраняющим её от влаги и загрязнений.

Цикл «окисление — литография — диффузия» повторяется столько раз, сколько слоёв требует схема. Современные микропроцессоры содержат более десяти уровней металлизации.

¶Ключевые преимущества

Главное достоинство планарного процесса — возможность обрабатывать сотни кристаллов на одной пластине одновременно и автоматически формировать межсоединения. Это резко снизило стоимость и открыло путь к интегральным схемам: в 1961 году Fairchild выпустила первую коммерческую ИС, а к концу 1960-х планарный метод стал отраслевым стандартом.

¶Развитие и современное состояние

Дальнейшая эволюция технологии связана с уменьшением проектных норм: от 10 мкм в 1971 году до единиц нанометров в 2020-х. Планарная структура МОП-транзистора исчерпала возможности масштабирования в начале 2010-х, когда утечки и короткоканальные эффекты стали критическими. На смену пришли объёмные FinFET- и GAA-транзисторы, однако сами принципы планарной технологии — литография, легирование через маску, послойное осаждение и травление — сохранились. Более того, термин «планарный» сегодня применяется и к смежным областям: планарные антенны, планарные волноводы, планарные трансформаторы.

¶Значение

Планарная технология обеспечила переход от дискретных приборов к интегральным схемам, заложила основу закона Мура и всей современной цифровой индустрии. Практически каждый полупроводниковый прибор, выпускаемый массово, изготавливается с использованием планарных операций.